「香港飛龍」標誌 本文内容： 如果您希望可以時常見面，歡迎標星收藏哦~來源：內容編譯自wccftech ，謝謝 。在半導體新元素的採用方面，臺積電多年來一直是先驅，並經常引領潮流。但現在，該公司似乎將放棄在其 A14 工藝中使用高數值孔徑 EUV 光刻設備，而是採用更傳統的 0.33 數值孔徑 EUV 技術。這一消息是在數值孔徑技術研討會上透露的，臺積電高級副總裁Kevin Zhang在會上宣佈了這一進展。由此可以肯定地說，英特爾代工廠和幾家 DRAM 製造商現在在“技術”上比臺積電更具優勢。Kevin 表示，臺積電將不會使用High NA EUV光刻技術來對A14芯片進行圖案化，該芯片的生產計劃於2028年開始。從2納米到A14，我們不必使用High NA，但我們可以在處理步驟方面繼續保持類似的複雜性。他指出，每一代技術，我們都儘量減少掩模數量的增加。這對於提供經濟高效的解決方案至關重要。臺積電認爲高數值孔徑 (NA) 對 A14 工藝無關緊要的主要原因是，使用相關的光刻工具，這家臺灣巨頭的成本可能會比傳統的 EUV 方法高出 2.5 倍，這最終將使 A14 節點的生產成本大大提高，這意味着其在消費產品中的應用將變得困難。這家臺灣巨頭依賴於芯片設計和產能，但這並不意味着該公司不會在未來的工藝中採用高數值孔徑 EUV，因爲它計劃將其用於 A14P 節點。High NA推高成本的另一箇原因是，臺積電的A14芯片單層設計需要多箇光罩，而使用最新的光刻工具只會抬高成本，卻得不到太多好處。相反，通過專注於0.33 NA EUV，臺積電可以使用多重曝光技術來保持相同的設計複雜度，而無需High NA EUV的極高精度，最終降低生產成本。有趣的是，臺積電放棄HighNA EUV的決定，確實使其在採用最新工具方面落後於英特爾代工廠等公司，因爲據說藍隊將在18A工藝中使用High NA，而該工藝預計最早明年就會推出。由於A14P的目標是在2029年推出，臺積電在採用High NA方面將比同行至少晚四年，這一決定可能會讓競爭對手佔據優勢。ASML 新增三家High NA EUV 客戶ASML 在其最新的收益電話會議上詳細介紹了其極紫外 (EUV) 光刻系統，強調隨着主要半導體客戶採用該系統，High NA 和低 NA 平臺都取得了進步。Fouquet 強調了高數值孔徑 EUV 技術的增長勢頭，並指出英特爾已在一箇季度內曝光了超過 3 萬片晶圓，實現了單層工藝步驟的大幅減少——從 40 步減少到 10 步以下。三星還報告稱，在一箇用例中，週期時間縮短了 60%。ASML 於第一季度交付了其第五臺也是最後一臺 EXE:5000 高數值孔徑系統，並將於第二季度開始交付後續的 EXE:5200。客戶目前正處於以研發爲重點的第一階段應用，預計將於 2026 年至 2027 年間進行試生產（第二階段），隨後在先進節點的關鍵層上進行量產（第三階段）。在低數值孔徑 (NA) 方面，ASML 的 NXE:3800E 系統現已全面出貨，每小時可生產 220 片晶圓，比上一代 NXE:3600 快 30%。現有系統升級正在進行中，並將持續到 2025 年底。Fouquet 表示，設備成熟度現已支持先進邏輯和內存節點的大批量生產，無需擔心剩餘 NXE:3600 系統的銷售問題。Dassen 確認，低數值孔徑 EUV 的平均售價 (ASP) 爲 2.27 億歐元（2.588 億美元），由於產品組合原因略高於預期範圍。他建議未來混合平均售價接近 2.2 億歐元。低數值孔徑系統的毛利率仍高於 ASML 的公司平均水平，但具體數字尚未披露。https://wccftech.com/tsmc-is-skipping-high-na-euv-for-the-a14-process/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4018期內容，歡迎關注。『半導體第一垂直媒體』實時 專業 原創 深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦 (本文内容不代表本站观点。) --------------------------------- |
本網站是"非商業"(non-commercial)。 暫統計至2025年6月8日，本網站共52823篇文章。 本網頁使用CDN cache緩存，顯示的網頁內容可能並非最新版本。
